

一、第一部分

1. 层次结构

现代通用的计算机系统是由紧密相关的硬件和软件组成的。从使用语言的角度，可以将系统看成是按功能划分的多层机器级组成的层次结构，由高到低分别为应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级。

2. 计算机系统结构

也称计算机体系结构，它只是系统结构中的一部分，指的是层次结构中的传统机器级的系统结构。其界面之上包括操作系统级、汇编语言级、高级语言级和应用语言级中所有软件的功能，该界面之下包括所有硬件和固件的功能。

3. 计算机实现、计算机组成

指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接，专用器件的设计，微组装技术，信号传输，电源、冷却及整机装配技术等。它着眼于器件技术和微组装技术，其中，器件技术在实现技术中起着主导作用。

计算机组成指的是计算机系统结构的逻辑实现，包括机器级内部的数据流和控制流的组成以及逻辑设计等。

4. 数据表示、浮点数据表示、向量数据表示

指的是能由机器硬件直接识别和引用的数据类型。

浮点数据表示：当机器设置有浮点运算指令和相应的运算硬件，可直接对浮点数进行各种处理时，机器就有了浮点数据表示。

向量数据表示：当机器设置有向量运算指令和相应的运算硬件，可直接对向量进行各种处理时，机器就有了向量数据表示。

5. 霍夫曼压缩概念

霍夫曼压缩概念的基本思想是，当各种事件发生的概率不均等时，采用优化技术，对发生概率最高的事件用最短的位数来表示，而对出现概率较低的事件允许用较长的位数来表示，就会使表示的平均位数缩短。

6. RISC

精简指令系统（RISC），不是简单地把指令系统进行简化，而是通过简化指令的途径使计算机的结构更加简单合理，以减少指令的执行周期数，从而提高运算速度。

7. CISC

复杂指令系统（CISC），设计风格力图缩小机器语言与高级语言的语义差距，使源程序长度尽可能的短，以及尽可能少的访问存储器和执行尽可能少的指令，以

求获得高性能。

8. 非专用总线

可以被多种功能或多个部件所分时共享，同一时间只有一对部件可使用总线进行通信。

9. 数据通路宽度、数据宽度

在数据总线上一次并行传送的信息位数多少(数据线根数决定同时传送的数据位数)，即数据通路宽度。

数据宽度：是 I/O 设备取得 I/O 总线后所传送数据的总量。

10. 中断响应次序

是在同时发生多个不同中断类的中断请求时，中断响应硬件中的排队器所决定的响应次序。

11. 中断处理次序

中断处理完的次序，也即中断处理程序完成中断处理的次序。

12. 程序局部性

程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。包括时间局部性和空间局部性。

13. 组相联映像

指的是各组之间是直接映像，而组内各块之间是全相联映像。

14. 段页式存储、段式管理、页式管理

是把实存机械等分成固定大小的页，程序按模块分段，每个段又分成与主存页面大小相同的页。每道程序通过段表和页表进行定位。

段式管理：程序按模块分成逻辑上相对独立的段，将主存按段分配的存储管理方式称为段式管理。

页式管理：把主存空间和程序空间都机械等分成固定大小的页，按页顺序编号，这种按页分配的存储管理方法称为页式管理。

15. 一次重叠

是把指令的解释过程分解为“分析”与“执行”两个子过程，在独立的分析部件与执行部件上时间重叠地进行。

16. 静态流水线、动态流水线

静态流水在某一时间内各段只能按一种功能连接流水，只有等流水线全部流空后，才能切换成按另一种功能连接流水。

动态流水线的各功能段在同一时间内可按不同运算或功能连接。

17. 异步流动方式、同步流动方式

任务在流水线中流动时，流出流水线的任务顺序可以和流入流水线的顺序不同。

任务在流水线中流动时，流出流水线的任务顺序和流入流水线的顺序相同。

18. 超标量处理机

超标量处理机：配置多套功能部件辅助电路，靠编译程序优化指令顺序，使流水吞吐率提高。优点：硬件不调整指令顺序、容易实现、适合矩阵计算。缺点：开销大

19. 超流水处理机

超流水线处理机：利用时间并发性，利用较短时钟周期提高流水线速度。优点：开销小。缺点：必须有高速时钟机。

二、第二部分

1. 计算机系统结构, 组成, 实现三者之间的相互关系与影响?

答：相同结构的计算机可以因速度不同而采用不同的组成，相同的组成也可有多种不同的实现。这都取决于计算机系统的性能、价格及器件技术的状况。

结构不同会影响到可用的组成技术有所不同，而不同的组成又会反过来影响到系统结构的设计。因此，系统结构的设计必须结合应用来考虑，要为软件和算法的实现提供更多更好的硬件设计，同时要考虑可能采用和准备采用哪些组成技术，不能过多或不合理地限制各种组成、实现技术的采用与发展。

组成与实现可以折衷权衡，它主要取决于器件的来源、厂家的技术特长和性能价格比能否优化。应当在当时的器件技术条件下，使价格在不增或只增很少的情况下去尽可能地提高系统的性能。

2. 提高计算机系统并行性的技术途径有哪些？并分别简要解释。

答：共有时间重叠、资源重复、资源共享三个途径。

时间重叠是让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部分，以加快硬件周转使用来赢得速度。

资源重复是通过重复设置硬件资源来提高性能。

资源共享是利用软件方法让多个用户共享同一套资源，来提高资源利用率和系统性能的。

3. 采用页式管理的虚拟存储器中，什么叫页面失效？什么叫页面争用？说明什么时候两者不同时发生？什么时候两者又同时发生？

答：要访问的虚页不在实际主存中时，就会发生页面实效；

当页面调入主存，主存中的页面位置全部已被其它虚页占用时，就会发生页面争用

当分配给程序的内存已被全部占用之后，只要发生页面实效，就会发生页面争用。反之，发生页面实效，但不会发生页面争用。

4. 若机器共有五级中断，中断响应优先次序是 1→2→3→4→5，各级中断处理程序的中断屏蔽位设置如下表所示（“1”对应于屏蔽，“0”对应于开放）

中断处理程序级别	中断级屏蔽位				
	1	2	3	4	5
1	1	1	1	1	1
2	0	1	0	0	0
3	0	1	1	0	0

4	0	1	1	0	1
5	0	1	1	1	1

答：1→5→4→3→2

5. 实现软件移植的途径有哪些？各受什么限制？

答：统一高级语言，由于只能实现高级语言软件的移植，而目前高级语言种类繁多，无法完全统一成一种，只能相对统一成少数几种。

系列机，由于系列内各档机器的结构变化不能太大，到一定时候会阻碍系列发展，只能实现在结构相同或相近的机器间的汇编语言应用软件的移植。

模拟，是用宿主机的机器指令解释，机器语言差别大时，速度慢。

仿真，是用宿主机的微程序解释，当机器差异大时，仿真困难，仿真的效率和灵活性差。

6. 流水处理的主要技术途径是什么？静态流水线和动态流水线有哪些相同点和不同点？单功能流水线和多功能流水线有何不同？

答：流水处理的主要技术途径是时间重叠和功能部件专用化

静态流水线和动态流水线都是多功能流水线

其中，静态流水线在某一时间内各段只能按一种功能连接流水，只有等流水线全部流空后，才能切换成按另一种功能连接流水。

动态流水线的各功能段在同一时间内可按不同运算或功能连接。

单功能流水线在只能实现单一功能的流水线。多功能流水线的同一流水线的各功能段之间可以有多种不同的连接方式，以实现多种不同运算或功能。

7. 总线控制方式有哪三种？各需要增加几根用于总线控制的控制线？总线控制的优先级可否由程序改变？

答：3种：串行链接、定时查询和独立请求。

串行链接需要增加3根控制线，优先级固定，不能被程序改变，不灵活。

定时查询需要增加 $2 + [\lg N]$ 根控制线，优先级可用程序改变，灵活。

独立请求需要增加 $2N + 1$ 根控制线，优先级可用程序改变，灵活。

8. 什么是RISC？设计RISC机器的一般原则有哪些？

答：RISC精简指令系统，是通过简化指令的途径使计算机的结构更加简单合理，以减少指令的执行周期数，从而提高运算速度。

设计RISC机器的一般原则：精简指令的条数；简化指令的格式，让指令字等长，并让所有指令都在一个机器周期执行完；扩大机器中通用寄存器的个数，只让存、取两类指令可以访存，其它的指令一律只能对寄存器进行操作；指令的实现以组合电路硬联实现为主，少量指令可采用微程序解释；精心设计高质量的编译程序来优化支持高级语言程序的实现。

9. 标志符数据表示和描述符数据表示有何区别？

答：在标志符数据表示中，标志符是与每个数据相连的，并且合存在同一个存储单元中，用于描述单个数据的类型等属性。

在描述符数据表示中，数据描述符是与数据分开独立存放的，主要是用于描述成块数据的类型属性、地址及其它信息的。

10. 简述指令的顺序解释的优点和缺点？

答：优点是控制简单，转入下条指令的时间易于控制。缺点是上一步操作未完成，下一步操作便不能开始，速度上不去，机器各部件的利用率低。

11. 简述计算机系统的设计方法有哪些？

答：（1）“由上往下”设计，也称“由顶向底”设计。（2）“由下往上”设计，也称“由底向顶”设计。（3）“从中间开始”向两边设计。

12. 你对 Cache 存贮器的速度不满意，于是申请到一批有限的经费，为能发挥其最大的经济效益，有人建议你再买一些同样速度的 Cache 片子以扩充其容量，而另有人建议你干脆去买更高速的 Cache 片子，将现有低速 Cache 片子全部更换掉。你认为哪种建议可取？你如何作决定？为什么？

答。两种建议都存在盲目性。在做决定之前，应先实测一下程序运行过程中 t_a 的值，将它与第一级物理 Cache 的 t_c 比较。如果两者已非常接近了，表示 H_c 已趋于 1，这时只有全部更换 Cache 芯片，使 t_c 下降来解决。如果 $t_a \gg t_c$ ，先看 Cache 存贮器内部是否已将查映象表和访 Cache 安排成流水方式工作。如果未采取流水，则可改成流水。在改成流水方式后，如果 t_a 仍大于 t_c ，且有一定差距时，表明 H_c 过低。此时，应设法提高 H_c 。可先调整块的大小，组内的块数，让它们在 Cache 容量不增大的情况下，适当取大些，以提高总 H_c 。在此基础上，尚不能达到要求时，就应购买一些同样速度的 Cache 芯片，对其物理 Cache 的容量进行扩充。这样，将会使 H_c 提高，而显著缩短 t_a 。

13. 通道型 I/O 系统由一个字节多路通道 A(其中包括两个子通道 A1 和 A2)、两个数组多路通道 B1 和 B2 及一个选择通道 C 构成，各通道所接设备和设备的数据传送速率如下表 1 所示。

表 通道所接设备和设备的数据传送速率

通道号		通道所接设备的数据传送速率 (KB/s)							
字节多路通道	子通道	50	35	20	20	50	35	20	20
	子通道	50	35	20	20	50	35	20	20
数组多路通道		500		400		350		250	
数组多路通道		500		400		350		250	
选择通道		500		400		350		250	

(1)分别求出各通道应具有多大设计流量才不丢失信息？

(2)设 I/O 系统流量占主存储流量的 1/2 时才算流量平衡,则主存流量应达到多少？

14. 什么是透明性概念？对于计算机系统结构，下面属性那些是透明的？哪些是不透明的？

属性包括：（1）浮点数据表示；（2）数据总线宽度；（3）阵列运算部件；（4）通道是采用结合型还是独立型；（5）访问方式保护；（6）程序性中断；（7）堆栈指令；（8）Cache 存储器。

答：客观存在的事物或属性，从某个角度去看，却看不到，称这些事物和属性对它是透明的。

对计算机系统结构透明的有：（2）数据总线宽度；（3）阵列运算部件；（4）通道是采用结合型还是独立型；（8）Cache 存储器。

对计算机系统结构不透明的有：（1）浮点数据表示；（5）访问方式保护；（6）程序性中

断；（7）堆栈指令。

15. 提高计算机系统并行性的技术途径有哪些？并分别简要解释。

共有时间重叠、资源重复、资源共享三个途径。

时间重叠是让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部分，以加快硬件周转使用来赢得速度。

资源重复是通过重复设置硬件资源来提高性能。

资源共享是利用软件方法让多个用户共享同一套资源，来提高资源利用率和系统性能的。

16. 描述符数据表示与向量数据表示对向量数据结构所提供的支持有什么不同？

答：描述符数据表示在实现向量、阵列数据元素的索引上要比用变址方法更方便，能更快地形成元素的地址，从而可以迅速进行访问，同时，也有利于检查程序中的向量、数组在使用中是否越界。因此，它为向量、数组数据结构的实现提供了一定的支持，有利于简化编译中的代码生成。（3分）但是，描述符数据表示并没有向量、数组的运算类指令，也没有采用流水或处理单元阵列形式的高速运算硬件，没有对阵列中每个元素又是一个子阵列的相关型交叉阵列进行处理的硬件，也没有对大量元素是零的稀疏向量和数组进行压缩存储、还原、运算等指令和硬件。因此，它对向量和数组的数据结构提供的支持不够强，并不是向量数据表示。

17. 什么是流水线的速度瓶颈？消除流水线速度瓶颈的方法有哪些？

流水线中经过时间最长的功能段就是流水线中的速度瓶颈。

消除流水线的速度瓶颈的方法有两种：

（1）将瓶颈子过程再细分；

（2）将瓶颈子过程多套并联。

18. VLSI 的发展与应用，对逻辑设计方法产生了什么影响？

器件的发展使逻辑设计已由过去传统的逻辑化简，转变成强调在满足系统结构所提出的功能要求前提下，如何能用上大批量生产的高集成度片子，提高其系统效能，缩短其研制周期，降低其生产成本。计算机的设计也已从过去只进行全硬的逻辑设计发展到现在所用的软硬结合方法进行计算机的辅助设计和辅助制造。

19. 实现软件移植的途径有哪些？各受什么限制？

答：统一高级语言，由于只能实现高级语言软件的移植，而目前高级语言种类繁多，无法完全统一成一种，只能相对统一成少数几种。

系列机，由于系列内各档机器的结构变化不能太大，到一定时候会阻碍系列发展，只能实现在结构相同或相近的机器间的汇编语言应用程序的移植。

模拟，是用宿主机的机器指令解释，机器语言差别大时，速度慢。

仿真，是用宿主机的微程序解释，当机器差异大时，仿真困难，仿真的效率和灵活性差。

20. 若机器共有五级中断，中断响应优先次序从高到低是 1→2→3→4→5，各级中断处理程序的中断屏蔽位设置如下表所示（“1”对应于屏蔽，“0”对应于开放），求中断处理次序？

中断处理程序级别	中断级屏蔽位				
	1	2	3	4	5
1	1	1	0	0	0
2	0	1	0	0	0
3	1	1	1	1	1
4	1	1	0	1	0
5	1	1	0	1	1

答： 3→5→4→1→2

21. 有一个虚拟存储器，主存有 0~3 四页位置，程序有 0~7 八个虚页，采用全相联映像和 FIFO 替换算法，给出如下程序页地址流：2，3，5，2，4，0，1，2，4，6。假设程序的 2，3，5 页已先后装入主存的第 3，2，0 页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。

22. 流水线由 4 个功能部件组成，每个功能部件的延迟时间为 Δt ，当输入 10 个数据后间歇 $5\Delta t$ 又输入 10 个数据，如此周期性地工作，求此时流水线的吞吐率及效率，并画出其时空图。

23. 经统计，某指令系统 7 条指令的使用频度如下表所示：

指令	I1	I2	I3	I4	I5	I6	I7
使用频率	0.4	0.3	0.15	0.05	0.04	0.03	0.03

分别写出：

用哈夫曼码，等长码，只有两种码长的扩展操作码等 3 种编码的表示方式？
 三种编码的平均码长？计算各种编码的信息冗余量（已知信息源熵为 2.17）？
 说明实际使用中常用哪种编码方法？

24. 某虚拟存储器共 8 个页面，每页为 1024 个字，实际主存为 4096 个字，采用页表法进行地址映像。映像表的内容如下表 1 所示。

表 1 映像表的内容

实页号	装入位
3	1
1	0
1	1
3	0
2	1
2	0
0	1
1	0

(1) 列出会发生页面失效的全部虚页号。

(2)按以下虚地址计算主存实地址：3900，1000，1026，2096，7768，5000， 100，7004。

2、某虚拟存储器共 8 个页面，每页为 1024 个字,实际主存为 4096 个字,采用页表法进行地址映像。映像表的内容如下表 1 所示。

表 1 映像表的内容

实页号	装入位
3	1
1	0
1	1
3	0
2	1
2	0
0	1
1	0

(1) 列出会发生页面失效的全部虚页号。

(2)按以下虚地址计算主存实地址：3900，1000，1026，2096，7768，5000， 100，7004。

答： (1) 会发生页面失效的全部虚页号 1，3，5，7。

(2

虚地址	装入位	实地址
3900	0	无
1000	1	4072
1026	1	无
2096	0	1072
7768	0	无
5000	1	2952
100	1	3172

7004	1	860
------	---	-----

25. 某机器指令字长 16 位，设有单地址指令和双地址指令两类。若每个地址字段为 6 位，且双地址指令有 x 条，则单地址指令最多可以多少条？

26. 有一个乘—加法双功能静态流水线，“乘”由 $1 \rightarrow 2 \rightarrow 3 \rightarrow 4$ 完成，“加”由 $1 \rightarrow 5 \rightarrow 4$ 完成，各段延时均为 Δt ，输出可直接返回输入或存入缓冲区缓冲。现在要求计

算长度均为 8 的 A 、 B 两个向量逐对元素求和的连乘积 $S = \prod_{i=1}^8 (A_i + B_i)$

(1) 画出流水线完成此运算的时空图。

(2) 完成全部运算所需多少 Δt ？此期间流水线的效率是多少？

有一个 Cache 存储器，主存有 8 个块 ($0 \sim 7$)，Cache 有 4 个块 ($0 \sim 3$)，



采用组相联映像，每组内 2 块，使用 LRU 替换算法。

(1) 画出主存、Cache 地址的各字段对应关系图。

(2) 对于主存块地址流：1、2、4、1、3、7、0、1、2、5、4、6，若主存中内容开始未装入 Cache 中，列出 Cache 中各块随时间的使用状况。

(3) 计算此期间，即发生块失效又发生块争用的时刻。

答： (1) 主存、Cache 地址的各字段对应关系图如下图所示：



(2) 程序运行时，由给出的主存块地址流可得到 Cache 中各个块的使用状况，如下表所示。表中标“*”的是候选替换块的块号。

时间 t		1	2	3	4	5	6	7	8	9	10	11	12
主存块替换		1	2	4	1	3	7	0	1	2	5	4	6
Cache 块	0	1	1	1*	1	1	1	1*	1	1	1*	4	4
	1		1	4	4*	4*	4*	0	0*	0*	5	5*	5*
	2		2	2	2	2*	7	7	7	7*	7*	7*	6
	3					3	3*	3*	3*	2	2	2	2*
命中情况		失	失	失	H	失	替	替	H	替	失	替	替

(3) 即发生块失效又发生块争用的时刻为: 6, 7, 9, 10, 11, 12.

27、设指令的解释分取指、分析与执行 3 步, 每步的运行时间分别各为 $t_{\text{取指}}$, $t_{\text{分析}}$, $t_{\text{执行}}$, .

(1) 分别计算下列几种情况下, 执行完 100 条指令所需要的一般关系式:

1) 顺序方式。

2) 仅”执行 K”与”取指 K+1”重叠。

3) 仅”执行 K”, ”分析 K+1”与”取指 K+2”重叠.

(2) 分别在取指, 分析时间为 $t_{\text{取指}} = t_{\text{分析}} = 2$, 执行时间为 $t_{\text{执行}} = 3$ 和取指, 执行时间为 $t_{\text{取指}} = t_{\text{执行}} = 4$, 分析时间为 $t_{\text{分析}} = 2$ 两种情况下, 计算出上述的结果.

答: (1)

1) 顺序方式; $100 * (t_{\text{取指}} + t_{\text{分析}} + t_{\text{执行}})$

2) 仅”执行 K”与”取指 K+1”重叠方式工作时间为:

$t_{\text{取指}} + 100t_{\text{分析}} + 99 * \max\{t_{\text{取指}}, t_{\text{执行}}\} + t_{\text{执行}}$

3) 仅”执行 K”, ”分析 K+1”与”取指 K+2”重叠方式工作时间为:.

$t_{\text{取指}} + \max\{t_{\text{取指}}, t_{\text{分析}}\} + 98 * \max\{t_{\text{取指}}, t_{\text{分析}}, t_{\text{执行}}\} + \max\{t_{\text{执行}}, t_{\text{分析}}\} + t_{\text{执行}}$

(2)

当分析时间为 $t_{\text{取指}} = t_{\text{分析}} = 2$, 执行时间为 $t_{\text{执行}} = 1$ 时:)

- 1) 顺序方式;700
- 2) 仅” 执行 K” 与” 取指 K+1” 重叠方式工作时间为:502
- 3) 仅” 执行 K” ,” 分析 K+1” 与” 取指 K+2” 重叠方式工作时间为:304。

当取指, 执行时间 $t_{\text{取指}} = t_{\text{执行}} = 4$, 分析时间为 $t_{\text{分析}} = 2$ 时:

- 1) 顺序方式;10
 - 2) 仅” 执行 K” 与” 取指 K+1” 重叠方式工作时间为:604
 - 3) 仅” 执行 K” ,” 分析 K+1” 与” 取指 K+2” 重叠方式工作时间为:410。
28. 在一个 Cache 存储系统中, 主存储器的访问周期、存储容量和单位价格分别为 60ns、128MB 和 10 元/MB, Cache 的访问周期、存储容量和单位价格分别为 10ns、512KB 和 100 元/MB, Cache 的命中率为 0.95。
- (1) 计算这个 Cache 存储系统的等效访问周期、存储容量和单位价格。
 - (2) 计算这个 Cache 存储系统的访问效率。

解:

- (1) 这个 Cache 存储系统的等效访问周期:

$$\begin{aligned} T &= H * T_c + (1 - H) * T_m \\ &= 0.95 \times 10\text{ns} + (1 - 0.95) \times 60\text{ns} \\ &= 12.5\text{ns} \end{aligned}$$

等效存储容量:

$$S = 128\text{MB}$$

等效单位价格:

$$\begin{aligned} C &= (C_c S_c + C_m S_m) / (S_c + S_m) \\ &= (100 \times 0.5 + 10 \times 128) / (0.5 + 128) \\ &= 10.35 (\text{元/MB}) \end{aligned}$$

- (2) 这个 Cache 存储系统的访问效率:

$$\begin{aligned} e &= T_c / T \\ &= 10 / 12.5 \\ &= 0.8 \end{aligned}$$

29. 通道型 I/O 系统由一个字节多路通道 A(其中包括两个子通道 A1 和 A2)、两个数组多路通道 B1 和 B2 及一个选择通道 C 构成, 各通道所接设备和设备的数据传送速率如下表 1 所示。

表 通道所接设备和设备的数据传送速率

通道号		通道所接设备的数据传送速率 (KB/s)							
字节多路通道	子通道	50	35	20	20	50	35	20	20
	子通道	50	35	20	20	50	35	20	20
数组多路通道		500		400		350		250	
数组多路通道		500		400		350		250	
选择通道		500		400		350		250	

- (1) 分别求出各通道应具有多大设计流量才不丢失信息?
 - (2) 设 I/O 系统流量占主存储流量的 1/2 时才算流量平衡, 则主存流量应达到多少?
- 答: 字节多路通道子通道 A1:

$$\sum_{i=1}^8 f_i = 50 + 35 + 20 + 20 + 50 + 35 + 20 + 20 = 250KB/s$$

字节多路通道子通道 A2:

$$\sum_{i=1}^8 f_i = 50 + 35 + 20 + 20 + 50 + 35 + 20 + 20 = 250KB/s$$

字节多路通道 A=子通道 A1 流量+子通道 A2 流量= $250KB/s + 250KB/s = 500KB/s$

数组多路通道 B1: $\max_{i=1}^4 \{f_i\} = \max\{500, 400, 350, 250\} = 500KB/s$

数组多路通道 B1: $\max_{i=1}^4 \{f_i\} = \max\{500, 400, 350, 250\} = 500KB/s$

选择多路通道 C: $\max_{i=1}^4 \{f_i\} = \max\{500, 400, 350, 250\} = 500KB/s$

(2) I/O 系统流量= $\sum_{i=1}^4 \text{通道}i\text{的流量} = 500 + 500 + 500 + 500 = 2000KB/s$


当 I/O 系统流量占主存流量的 1/2 时才算流量平衡时，则主存流量应达到，
 $2000KB/s \times 2 = 4000KB/s \approx 4MB/s$

30. 流水线由 4 个功能部件组成，每个功能部件的延迟时间为 Δt ，当输入 10 个数据后间歇 $5\Delta t$ 又输入 10 个数据，如此周期性地工作，求此时流水线的吞吐率及效率，并画出其流水线时空图。

解：吞吐率： $T_p = \frac{10}{14\Delta t} = \frac{5}{7\Delta t}$


效率： $\eta = \frac{4\Delta t \times 10}{14\Delta t \times 4} = \frac{5}{7}$

流水时空图：



31. 若某机器要求有：三地址指令 4 条，单地址指令 254 条，零地址指令 20 条。假设指令字长为 12 位，每个地址码长为 3 位，能否以扩展操作码为其编码？如果其中单地址指令为 253 条呢？说明理由。


答：三地址指令格式为：




操作码为 3 位（指令字 12 位减 3 个 3 位的地址码），4 个码表示三地址指令操作码，

余下 4 个码扩展成长操作码的扩展标志。

单地址指令的格式为



零地址指令的格式为



如果不考虑零地址指令，短操作码中 4 个扩展标志各自均能扩展出 6 位的操作码，共可扩展出 $4 \times 2^6 = 256$ 条单地址指令。但是现在还要表示 16 条零地址指令。如果单地址指令为 254 条，则零地址指令操作码的高 9 位只有 2 个码可作为扩展标志，因而只能扩展出 3 位，表示 $2 \times 2^3 = 16$ 条零地址指令，不能满足题目所要求的 20 条零地址指令。

如果单地址指令只用了 253 条，则指令高 9 位就可以有 3 个扩展标志码，各扩展出 3 位码，即可表示 $3 \times 2^3 = 24$ 条零地址指令。所以，可以满足题目所要求的 20 条零地址指令。